( en | de | ru )

 

Disambiguierung von "Vital, João C."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Termination of averaging networks in flash ADCs.

, und . ISCAS (1), Seite 121-124. IEEE, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gil dos Santos Guerreiro João

João Barros

João Fonseca

João Carreira

João Matos

 

Weitere Publikationen von Autoren mit dem selben Namen

Design considerations for high resolution pipeline ADCs in digital CMOS technology., , , , , , und . ICECS, Seite 497-500. IEEE, (2001)A 90nm CMOS 1.2v 6b 1GS/s two-step subranging ADC., , , , , , und . ISSCC, Seite 2320-2329. IEEE, (2006)Fully-digital Testability of a High-speed Conversion System., , und . ISCAS, Seite 1595-1598. IEEE, (1993)Termination of averaging networks in flash ADCs., und . ISCAS (1), Seite 121-124. IEEE, (2004)IC design automation from circuit level optimization to retargetable layout., , , , , , , und . ICECS, Seite 95-98. IEEE, (2001)A true logarithmic analog-to-digital pipeline converter with 1.5 bit/stage and digital correction., , und . ICECS, Seite 393-396. IEEE, (2001)Analysis of the averaging technique in flash ADCs., und . ISCAS (1), Seite 849-852. IEEE, (2003)A CMOS logarithmic pipeline A/D converter with a dynamic range of 80 dB., , und . ICECS, Seite 193-196. IEEE, (2002)A Skill-based library for retargetable embedded analog cores., , und . DATE, Seite 768-769. IEEE Computer Society, (2001)Optimum Resolution-per-Stage in High-Speed Pipelined A/D Converters Using Self-Calibration., , und . ISCAS, Seite 525-528. IEEE, (1995)