( en | de | ru )

 

Disambiguierung von "Catthoor, Francky"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Data memory optimization in LTE downlink.

, , , , , und . ICASSP, Seite 2610-2614. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Catthoor, Francky
Eine Person hinzufügen mit dem Namen Catthoor, Francky
 

Weitere Publikationen von Autoren mit dem selben Namen

Integration of medium-throughput signal processing algorithms on flexible instruction-set architectures., , , , , , , , , und . VLSI Signal Processing, 9 (1-2): 49-65 (1995)System-Level Data-Flow Transformation Exploration and Power-Area Trade-offs Demonstrated on Video Codecs., , , und . VLSI Signal Processing, 18 (1): 39-50 (1998)Nonlinear transformations for high level regular array ASIC synthesis., , und . VLSI Signal Processing, 4 (4): 259-268 (1992)Global Multimedia System Design Exploration Using Accurate Memory Organization Feedback., , , , und . DAC, Seite 327-332. ACM Press, (1999)Distributed Loop Controller for Multithreading in Unithreaded ILP Architectures., , , , und . IEEE Trans. Computers, 58 (3): 311-321 (2009)Understanding timing impact of BTI/RTN with massively threaded atomistic transient simulations., , , , und . ICICDT, Seite 1-4. IEEE, (2014)Accuracy of Quasi-Monte Carlo technique in failure probability estimations., , , , und . ICICDT, Seite 1-4. IEEE, (2016)Parametric and Functional Degradation Analysis of Complete 14-nm FinFET SRAM., , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (6): 1308-1321 (2019)Formalized three-layer system-level model and reuse methodology for embedded data-dominated applications., , , und . IEEE Trans. Very Large Scale Integr. Syst., 8 (2): 207-216 (2000)Design and Synthesis of Pareto Buffers Offering Large Range Runtime Energy/Delay Tradeoffs Via Combined Buffer Size and Supply Voltage Tuning., , , und . IEEE Trans. Very Large Scale Integr. Syst., 17 (1): 117-127 (2009)