( en | de | ru )

 

Disambiguierung von "Tiotto, Ettore"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Toward an Analytical Performance Model to Select between GPU and CPU Execution.

, , , und . IPDPS Workshops, Seite 353-362. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Ettore Barbagallo

Ettore Carpene

Ettore Amirante

Ettore Ferranti

Ettore Ohage

 

Weitere Publikationen von Autoren mit dem selben Namen

Memory-access-aware Safety and Profitability Analysis for Transformation of Accelerator-bound OpenMP Loops., , , , und . ACM Trans. Archit. Code Optim., 16 (3): 30:1-30:26 (2019)Performance evaluation of OpenMP's target construct on GPUs - exploring compiler optimisations., , , , und . Int. J. High Perform. Comput. Netw., 13 (1): 54-69 (2019)Automatic communication coalescing for irregular computations in UPC language., , , und . CASCON, Seite 220-234. IBM / ACM, (2012)Run-Length Base-Delta Encoding for High-Speed Compression., , , und . ICPP Workshops, Seite 29:1-29:9. ACM, (2018)Compiler-driven performance workshop., und . CASCON, Seite 374-376. ACM, (2018)OpenMP tasks in IBM XL compilers., , , , , , und . CASCON, Seite 16. IBM, (2008)Combining Static and Dynamic Data Coalescing in Unified Parallel C., , , , und . IEEE Trans. Parallel Distributed Syst., 27 (2): 381-393 (2016)Using shared-data localization to reduce the cost of inspector-execution in unified-parallel-C programs., , , , und . Parallel Comput., (2016)Leveraging MLIR for Better SYCL Compilation (Poster)., , , , , , , und . IWOCL, Seite 21:1. ACM, (2023)Experiences Building an MLIR-Based SYCL Compiler., , , , , , , und . CGO, Seite 399-410. IEEE, (2024)