Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

WL-VC SRAM: a low leakage memory circuit for deep sub-micron design., , und . ISCAS, IEEE, (2006)Systematic test program generation for SoC testing using embedded processor., , , und . ISCAS (5), Seite 541-544. IEEE, (2003)High performance circuit techniques for dynamic OR gates., , und . ISCAS, IEEE, (2006)Low Power Combinational Multipliers using Data-driven Signal Gating., und . APCCAS, Seite 1430-1433. IEEE, (2006)An Efficient Clocking Scheme for On-Chip Communications., , , und . APCCAS, Seite 119-122. IEEE, (2006)BZ-FAD: A Low-Power Low-Area Multiplier Based on Shift-and-Add Architecture., , und . IEEE Trans. Very Large Scale Integr. Syst., 17 (2): 302-306 (2009)ByZFAD: a low switching activity architecture for shift-and-add multipliers., , und . SBCCI, Seite 179-183. ACM, (2006)An efficient network on-chip architecture based on isolating local and non-local communications., , , und . DATE, Seite 350-353. EDA Consortium San Jose, CA, USA / ACM DL, (2013)An efficent dynamic multicast routing protocol for distributing traffic in NOCs., , , , , , und . DATE, Seite 1064-1069. IEEE, (2009)Pipeline Event-driven No-race Charge recycling Logic (PENCL) for low power application., und . ICECS, Seite 220-223. IEEE, (2003)