( en | de | ru )

 

Disambiguierung von "Alioto, Massimo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A gate-level strategy to design Carry Select Adders.

, , und . ISCAS (2), Seite 465-468. IEEE, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Massimo Viola

Massimo Malagó

Massimo Tallarida

Massimo Moser

Massimo Busin

 

Weitere Publikationen von Autoren mit dem selben Namen

Leakage Power Analysis attacks: Effectiveness on DPA resistant logic styles under process variations., , , , und . ISCAS, Seite 2043-2046. IEEE, (2011)Power-delay trade-offs in SCL gates., und . ISCAS (3), Seite 249-252. IEEE, (2002)A technique to design high entropy chaos-based true random bit generators., , , , und . ISCAS, IEEE, (2006)Analysis of layout density in FinFET standard cells and impact of fin technology.. ISCAS, Seite 3204-3207. IEEE, (2010)A fully-synthesizable C-element based PUF featuring temperature variation compensation with native 2.8% BER, 1.02fJ/b at 0.8-1.0V in 40nm., , , und . A-SSCC, Seite 301-304. IEEE, (2017)Conditional push-pull pulsed latches with 726fJ·ps energy-delay product in 65nm CMOS., , , und . ISSCC, Seite 482-484. IEEE, (2012)Techniques to Enhance the Resistance of Precharged Busses to Differential Power Analysis., , , und . PATMOS, Volume 4148 von Lecture Notes in Computer Science, Seite 624-633. Springer, (2006)Fully Synthesizable, Rail-to-Rail Dynamic Voltage Comparator for Operation down to 0.3 V., , und . ISCAS, Seite 1-5. IEEE, (2018)Analysis of the impact of random process variations in CMOS tapered buffers., , und . ICECS, Seite 57-60. IEEE, (2009)Energy evaluation in RLC tree circuits with exponential input., , und . ICECS, Seite 578-581. IEEE, (2008)