( en | de | ru )

 

Disambiguierung von "Yasuura, Hiroto"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Neutron-induced soft error rate estimation for SRAM using PHITS.

, , , , , , , und . IOLTS, Seite 138-141. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hiroto Oka

 

Weitere Publikationen von Autoren mit dem selben Namen

On Parallel Computational Complexity of Unification.. FGCS, Seite 235-243. OHMSHA Ltd. Tokyo and North-Holland, (1984)Quantitative evaluation of unlinkable ID matching schemes., , , und . WPES, Seite 55-60. ACM, (2005)Power analysis techniques for SoC with improved wiring models., , , , , und . ISLPED, Seite 259-262. ACM, (2002)An Interactive Simulation System for structured logic design - ISS., , , , , , , und . DAC, Seite 747-754. ACM/IEEE, (1982)An FPGA-based genetic algorithm machine (poster abstract)., , , , , , und . FPGA, Seite 218. ACM, (2000)Signal probability control for relieving NBTI in SRAM cells., , und . ISQED, Seite 660-666. IEEE, (2010)A Proposal for a Co-design Method in Control Systems Using Combination of Models., , , , und . IEICE Trans. Inf. Syst., 78-D (3): 237-247 (1995)Embedded System Design Using Soft-Core Processor and Valen-C., , , und . J. Inf. Sci. Eng., 14 (3): 587-603 (1998)High-Speed VLSI Multiplication Algorithm with a Redundant Binary Addition Tree., , und . IEEE Trans. Computers, 34 (9): 789-796 (1985)Enhancements of a Circuit-Level Timing Speculation Technique and Their Evaluations Using a Co-simulation Environment., , , und . IEICE Trans. Electron., 92-C (4): 483-491 (2009)