Autor der Publikation

Reordering Memory Bus Transactions for Reduced Power Consumption.

, und . LCTES, Volume 1985 von Lecture Notes in Computer Science, Seite 146-161. Springer, (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

COMeT+: Continuous Online Memory Testing with Multi-Threading Extension., , und . IEEE Trans. Computers, 63 (7): 1668-1681 (2014)Detecting bugs in register allocation., , und . ACM Trans. Program. Lang. Syst., 32 (4): 15:1-15:36 (2010)Tdb: a source-level debugger for dynamically translated programs., , und . AADEBUG, Seite 123-132. ACM, (2005)Heterogeneous code cache: using scratchpad and main memory in dynamic binary translators., und . DAC, Seite 744-749. ACM, (2009)MCP: An Energy-Efficient Code Distribution Protocol for Multi-Application WSNs., , und . DCOSS, Volume 5516 von Lecture Notes in Computer Science, Seite 259-272. Springer, (2009)Implications of Memory Interference for Composed HPC Applications., , , und . MEMSYS, Seite 95-97. ACM, (2015)A quantitative evaluation of unified memory in GPUs., , , , und . J. Supercomput., 76 (4): 2958-2985 (2020)Artifact Evaluation: Is It a Real Incentive?, und . eScience, Seite 488-489. IEEE Computer Society, (2017)Catching and Identifying Bugs in Register Allocation., , und . SAS, Volume 4134 von Lecture Notes in Computer Science, Seite 281-300. Springer, (2006)Preface., und . Comput. Lang. Syst. Struct., 34 (4): 151-152 (2008)