( en | de | ru )

 

Disambiguierung von "Liu, Taizhi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Inverse Design of FinFET SRAM Cells.

, , , , , und . IRPS, Seite 1-6. IEEE, (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Liu Liu

Liu Liu

Liu Liu

Yan Liu

Yifei Liu

 

Weitere Publikationen von Autoren mit dem selben Namen

Processor-level reliability simulator for time-dependent gate dielectric breakdown., , , und . Microprocess. Microsystems, 39 (8): 950-960 (2015)System-level variation-aware aging simulator using a unified novel gate-delay model for bias temperature instability, hot carrier injection, and gate oxide breakdown., , , und . Microelectron. Reliab., 55 (9-10): 1334-1340 (2015)Impact of Front-End Wearout Mechanisms on the Performance of a Ring Oscillator-Based Thermal Sensor., , , und . IWASI, Seite 258-263. IEEE, (2019)A Comprehensive Time-Dependent Dielectric Breakdown Lifetime Simulator for Both Traditional CMOS and FinFET Technology., , , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (11): 2470-2482 (2018)Analysis of time-dependent dielectric breakdown induced aging of SRAM cache with different configurations., , , und . Microelectron. Reliab., (2017)Optimal Accelerated Test Regions for Time- Dependent Dielectric Breakdown Lifetime Parameters Estimation in FinFET Technology., , , , und . DCIS, Seite 1-6. IEEE, (2018)Negative Bias Temperature Instability and Gate Oxide Breakdown Modeling in Circuits With Die-to-Die Calibration Through Power Supply and Ground Signal Measurements., , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (8): 2271-2284 (2017)Comprehensive Reliability-Aware Statistical Timing Analysis Using a Unified Gate-Delay Model for Microprocessors., , und . IEEE Trans. Emerg. Top. Comput., 6 (2): 219-232 (2018)SRAM Stability Analysis and Performance-Reliability Tradeoff for Different Cache Configurations., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 28 (3): 620-633 (2020)Comprehensive reliability and aging analysis on SRAMs within microprocessor systems., , , und . Microelectron. Reliab., 55 (9-10): 1290-1296 (2015)