( en | de | ru )

 

Disambiguierung von "Núñez-Yáñez, José L."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analysis of Graph Processing in Reconfigurable Devices for Edge Computing Applications.

, , und . DSD, Seite 16-23. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

José Reynoso Núñez

Allan José Lacayo Núñez

José Reyes L

Marco Núñez-Müller

Ismael Núñez-Riboni

 

Weitere Publikationen von Autoren mit dem selben Namen

Run-time power and performance scaling with CPU-FPGA hybrids., und . AHS, Seite 55-60. IEEE, (2014)Energy proportional streaming spiking neural network in a reconfigurable system., und . Microprocess. Microsystems, (2017)Reconfigurable Network Stream Processing on Virtualized FPGA Resources., , , und . Int. J. Reconfigurable Comput., (2018)High-Performance Ultrasonic Levitation with FPGA-based Phased Arrays., , , , , und . CoRR, (2019)Energy Proportional Heterogenous Computing with Reconfigurable MPSoC.. HPCS, Seite 642. IEEE, (2019)On the Hardware Reduction of z-Datapath of Vectoring CORDIC., , , , und . ISCAS, Seite 3002-3005. IEEE, (2007)Energy efficient Reconfigurable Computing with Adaptive Voltage and Logic scaling.. SIGARCH Comput. Archit. News, 42 (4): 87-92 (2014)Fused Architecture for Dense and Sparse Matrix Processing in TensorFlow Lite.. IEEE Micro, 42 (6): 55-66 (2022)A Low-complexity FPGA TDC based on a DSP Delay Line and a Wave Union Launcher., , und . DSD, Seite 101-108. IEEE, (2022)Simultaneous Multiprocessing on a FPGA+CPU Heterogeneous System-On-Chip., , , , , , und . PARCO, Volume 32 von Advances in Parallel Computing, Seite 677-686. IOS Press, (2017)