Autor der Publikation

Quantitative study of the impact of design and synthesis options on processor core performance.

, und . IEEE Trans. Very Large Scale Integr. Syst., 9 (3): 461-473 (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Noise margin enhancement in GaAs ROM's using current mode logic., , , und . IEEE J. Solid State Circuits, 32 (4): 592-597 (1997)A scalable single-chip multi-processor architecture with on-chip RTOS kernel., , , , und . J. Syst. Archit., 49 (12-15): 619-639 (2003)Timimg model for SDCFL digital circuits., , und . Microprocess. Microprogramming, 34 (1-5): 193-196 (1992)A compact layout technique to minimize high frequency switching effects in high speed circuits., , , , und . ISCAS (4), Seite 96-99. IEEE, (2001)VIPACES, Verification Interface Primitives for the Development of AXI Compliant Elements and Systems., , , und . DSD, Seite 305-312. IEEE Computer Society, (2006)Integrated Inductors Modeling and Tools for Automatic Selection and Layout Generation., , , , , , und . ISQED, Seite 400-404. IEEE Computer Society, (2002)Programmable SoC platform for deep packet inspection using enhanced Boyer-Moore algorithm., , und . ReCoSoC, Seite 1-8. IEEE, (2017)Embedded Systems for Portable and Mobile Video Platforms., , , und . EURASIP J. Embed. Syst., (2007)Timing analysis for DCFL/SDCFL VLSI circuits., , und . Microprocess. Microprogramming, 38 (1-5): 511-518 (1993)Letter from the short notes editors, Euromicro '92., und . Microprocess. Microprogramming, 37 (1-5): v (1993)