( en | de | ru )

 

Disambiguierung von "Rubini, Stéphane"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Cache-Aware Real-Time Scheduling Simulator: Implementation and Return of Experience.

, , , und . EWiLi, Volume 1464 von CEUR Workshop Proceedings, CEUR-WS.org, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Stéphane Klein

Stéphane Haussler

Stéphane Müller

Stéphane Aubry

Stéphane Audière

 

Weitere Publikationen von Autoren mit dem selben Namen

A Reconfigurable Parallel Disk System for Filtering Genomic Banks., , , und . Engineering of Reconfigurable Systems and Algorithms, Seite 154-166. CSREA Press, (2003)Predicting file lifetimes for data placement in multi-tiered storage systems for HPC., , , , und . CHEOPS@EuroSys, Seite 2:1-2:9. ACM, (2021)EZIOTracer: unifying kernel and user space I/O tracing for data-intensive applications., , , , , , und . CHEOPS@EuroSys, Seite 4:1-4:11. ACM, (2021)An Ada design pattern recognition tool for AADL performance analysis., , , , , und . SIGAda, Seite 61-68. ACM, (2011)Cache-Aware Real-Time Scheduling Simulator: Implementation and Return of Experience., , , und . EWiLi, Volume 1464 von CEUR Workshop Proceedings, CEUR-WS.org, (2015)Cluster of re-configurable nodes for scanning large genomic banks., , , , , , und . Parallel Comput., 31 (1): 73-96 (2005)Scheduling analysis from architectural models of embedded multi-processor systems., , , , und . SIGBED Review, 11 (1): 68-73 (2014)DTFM: a flexible model for schedulability analysis of real-time applications on NoC-based architectures., , , und . SIGBED Rev., 14 (4): 53-59 (2017)Cache-aware real-time scheduling simulator: implementation and return of experience., , , und . SIGBED Rev., 13 (1): 22-28 (2016)ECTM: A network-on-chip communication model to combine task and message schedulability analysis., , , und . J. Syst. Archit., (2021)