( en | de | ru )

 

Disambiguierung von "Zhou, Xuehai"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
WinoNN: Optimizing FPGA-Based Convolutional Neural Network Accelerators Using Sparse Winograd Algorithm.

, , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 39 (11): 4290-4302 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhou Zhou

Zhou Zhou

Yayun Zhou

Yaming Zhou

Xianzhong Zhou

 

Weitere Publikationen von Autoren mit dem selben Namen

Texture-Directed Mobile GPU Power Management for Closed-Source Games., , , , , und . HPCC/CSS/ICESS, Seite 348-354. IEEE, (2014)OOEM: Object-Oriented Energy Model for Embedded Software IP Reuse., , , und . IRI, Seite 551-558. IEEE Systems, Man, and Cybernetics Society, (2003)Efficient distributed location verification in wireless sensor networks., und . Frontiers Comput. Sci. China, 4 (1): 123-134 (2010)Traceback in wireless sensor networks with packet marking and logging., , und . Frontiers Comput. Sci. China, 5 (3): 308-315 (2011)Acceleration of the long read mapping on a PC-FPGA architecture (abstract only)., , , und . FPGA, Seite 271. ACM, (2013)RapidPath: Accelerating Constrained Shortest Path Finding in Graphs on FPGA (Abstract Only)., , , und . FPGA, Seite 273. ACM, (2015)Share memory aware scheduler: balancing performance and fairness., , , , und . ACM Great Lakes Symposium on VLSI, Seite 291-294. ACM, (2012)Model checking of MARTE/CCSL time behaviors using timed I/O automata., , und . J. Syst. Archit., (2018)A case study of parallel JPEG encoding on an FPGA., , , und . J. Parallel Distributed Comput., (2015)Trade-offs between the sensitivity and the speed of the FPGA-based sequence aligner., , , , , und . ISIC, Seite 280-283. IEEE, (2014)