Autor der Publikation

A Completely Digital On-Chip Circuit for Local-Random-Variability Measurement.

, , und . ISSCC, Seite 412-413. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Stepwise Split Power-Driving Scheme With Automatic Slope Control for EMC-Enhanced LIN Transceiver., , , , und . IEEE Trans. Vehicular Technology, 67 (3): 2771-2775 (2018)Deep Neural Network Optimized to Resistive Memory with Nonlinear Current-Voltage Characteristics., , , und . CoRR, (2017)Dynamic range enhanced readout circuit for a capacitive touch screen panel with current subtraction technique., , , und . ESSCIRC, Seite 327-330. IEEE, (2014)High-throughput Near-Memory Processing on CNNs with 3D HBM-like Memory., , , und . ACM Trans. Design Autom. Electr. Syst., 26 (6): 48:1-48:20 (2021)Single RRAM Cell-based In-Memory Accelerator Architecture for Binary Neural Networks., , , , , und . AICAS, Seite 1-4. IEEE, (2021)33.7 An Adhesive Interposer-Based Reconfigurable Multi-Sensor Patch Interface with On-Chip Application Tunable Time-Domain Feature Extraction., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 554-556. IEEE, (2024)Neural Network-Hardware Co-design for Scalable RRAM-based BNN Accelerators., , und . CoRR, (2018)BitSplit-Net: Multi-bit Deep Neural Network with Bitwise Activation Function., , , und . CoRR, (2019)Compact Convolution Mapping on Neuromorphic Hardware using Axonal Delay., , , und . ISLPED, Seite 3:1-3:6. ACM, (2018)Configurable BCAM/TCAM Based on 6T SRAM Bit Cell and Enhanced Match Line Clamping., , , , , und . A-SSCC, Seite 223-226. IEEE, (2019)