( en | de | ru )

 

Disambiguierung von "Kundu, Santanu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Leakage Power Minimization in Deep Sub-Micron Technology by Exploiting Positive Slacks of Dependent Paths.

, , , , , und . ACM Great Lakes Symposium on VLSI, Seite 365-368. ACM, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Santanu Sarma

Santanu Mukherjee

Santanu Pal

Arijit Kundu

Shankhamala Kundu

 

Weitere Publikationen von Autoren mit dem selben Namen

Mesh-of-Tree Based Scalable Network-on-Chip Architecture., , , und . ICIIS, Seite 1-6. IEEE, (2008)Leakage Power Minimization in Deep Sub-Micron Technology by Exploiting Positive Slacks of Dependent Paths., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 365-368. ACM, (2016)Unlocking the Power of Machine Learning for Faster PCB Package and Board PDN Convergence., , , und . VLSID, Seite 287-292. IEEE, (2024)MLESD: Machine Learning Assisted Faster On-Chip ESD Convergence Strategy., , , , , und . VLSID, Seite 281-286. IEEE, (2024)MLTDRC: Machine Learning Driven Faster Timing Design Rule Check Convergence., , und . VLSID, Seite 181-186. IEEE, (2023)MLIR: Machine Learning based IR Drop Prediction on ECO Revised Design for Faster Convergence., , , , und . VLSID, Seite 68-73. IEEE, (2022)Design and Evaluation of Mesh-of-Tree Based Network-on-Chip for Two- and Three-Dimensional Integrated Circuits., und . ISVLSI, Seite 357-358. IEEE Computer Society, (2011)A Comparative Performance Evaluation of Network-on-Chip Architectures under Self-Similar Traffic., , , , , und . ARTCom, Seite 414-418. IEEE Computer Society, (2009)Mesh-of-tree deterministic routing for network-on-chip architecture., und . ACM Great Lakes Symposium on VLSI, Seite 343-346. ACM, (2008)