( en | de | ru )

 

Disambiguierung von "Kaul, Meenakshi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An efficient register optimization algorithm for high-level synthesis from hierarchical behavioral specifications.

, , , und . ACM Trans. Design Autom. Electr. Syst., 7 (1): 189-216 (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Meenakshi Mishra

Meenakshi Mani

Meenakshi Rani

Meenakshi Aggarwal

Meenakshi Sharma

 

Weitere Publikationen von Autoren mit dem selben Namen

Design-Space Exploration for Block-Processing Based Temporal Partitioning of Run-Time Reconfigurable Systems., und . J. VLSI Signal Process., 24 (2-3): 181-209 (2000)An Integrated Partitioning and Synthesis System for Dynamically Reconfigurable Multi-FPGA Architectures., , , , und . IPPS/SPDP Workshops, Volume 1388 von Lecture Notes in Computer Science, Seite 31-36. Springer, (1998)An Effective Design System for Dynamically Reconfigurable Architectures., , , , und . FCCM, Seite 312-313. IEEE Computer Society, (1998)An efficient register optimization algorithm for high-level synthesis from hierarchical behavioral specifications., , , und . ACM Trans. Design Autom. Electr. Syst., 7 (1): 189-216 (2002)Optimal Temporal Partitioning and Synthesis for Reconfigurable Architectures., und . DATE, Seite 389-396. IEEE Computer Society, (1998)Integrated Block-Processing and Design-Space Exploration in Temporal Partitioning for RTR Architectures., und . IPPS/SPDP Workshops, Volume 1586 von Lecture Notes in Computer Science, Seite 606-615. Springer, (1999)Temporal Partitioning combined with Design Space Exploration for Latency Minimization of Run-Time Reconfigured Designs., und . DATE, Seite 202-209. IEEE Computer Society / ACM, (1999)An Automated Temporal Partitioning and Loop Fission Approach for FPGA Based Reconfigurable Synthesis of DSP Applications., , , und . DAC, Seite 616-622. ACM Press, (1999)