( en | de | ru )

 

Disambiguierung von "Sánchez-Sinencio, Edgar"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
THD+Noise Estimation in Class-D Amplifiers.

, , und . ISCAS, Seite 465-468. IEEE, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

David Sánchez Sánchez

Antonia Sánchez

Yerson Sánchez

Nydia Sánchez

David Sánchez

 

Weitere Publikationen von Autoren mit dem selben Namen

A Programmable 1.8-18MHz High-Q Fully-Differential Continuous-Time Filter with 1.5-2 Power Supply., , und . ISCAS, Seite 653-656. IEEE, (1994)Smart nodes of internet of things (IoT): a hardware perspective view & implementation.. ACM Great Lakes Symposium on VLSI, Seite 137-138. ACM, (2014)An auto-tuning structure for continuous time sigma-delta AD converter and high precision filters., , und . ISCAS (5), Seite 593-596. IEEE, (2002)A pseudo differential complex filter for Bluetooth with frequency tuning., und . IEEE Trans. Circuits Syst. II Express Briefs, 50 (10): 742-754 (2003)An On-Chip Built-in Linearity Estimation Methodology and Hardware Implementation., und . IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (3): 897-908 (2019)Electromagnetic Interference Resisting Operational Amplifier., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 61-I (7): 1917-1927 (2014)New applications and technology scaling driving next generation A/D converters., , und . ECCTD, Seite 109-112. IEEE, (2009)Variation-Aware Heterogeneous Voltage Regulation for Multi-Core Systems-on-a-Chip with On-Chip Machine Learning., , , und . ISQED, Seite 190-194. IEEE, (2020)A Fully Integrated Reconfigurable Self-Startup RF Energy-Harvesting System With Storage Capability., , und . IEEE J. Solid State Circuits, 52 (3): 704-719 (2017)A 0.8 ps DNL Time-to-Digital Converter With 250 MHz Event Rate in 65 nm CMOS for Time-Mode-Based Sigma Delta Modulator., , , , und . IEEE J. Solid State Circuits, 46 (9): 2084-2098 (2011)