( en | de | ru )

 

Disambiguierung von "Jung, Seong-Ook"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
High-Speed, Low-Power, and Highly Reliable Frequency Multiplier for DLL-Based Clock Generator.

, , , , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (4): 1484-1492 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Seong-Jung Kim

Ki-Chang Seong

Seunghyeon Seong

Nak-Hyon Seong

Hong-Jae Seong

 

Weitere Publikationen von Autoren mit dem selben Namen

Coupling Delay Optimization by Temporal Decorrelation using Dual Threshold Voltage Technique., , , , und . DAC, Seite 732-737. ACM, (2001)A low-power and small-area all-digital delay-locked loop with closed-loop duty-cycle correction., , , und . ESSCIRC, Seite 181-184. IEEE, (2012)Triplet-based Spike Timing Dependent Plasticity Circuit Design for three-terminal Spintronic Synapse., , und . ICECS, Seite 689-692. IEEE, (2018)Static read stability and write ability metrics in FinFET based SRAM considering read and write-assist circuits., , , , und . ICECS, Seite 833-836. IEEE, (2012)All-digital 90° phase-shift DLL with a dithering jitter suppression scheme., , , , und . CICC, Seite 1-4. IEEE, (2013)Variation-Tolerant WL Driving Scheme for High-Capacity NAND Flash Memory., , , , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 27 (8): 1828-1839 (2019)STT-MRAM Sensing Circuit With Self-Body Biasing in Deep Submicron Technologies., , , , und . IEEE Trans. Very Large Scale Integr. Syst., 22 (7): 1630-1634 (2014)Coupling delay optimization by temporal decorrelation using dual threshold voltage technique., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 11 (5): 879-887 (2003)Noise constrained transistor sizing and power optimization for dual Vst domino logic., , und . IEEE Trans. Very Large Scale Integr. Syst., 10 (5): 532-541 (2002)Impact of fin thickness and height on read stability / write ability in tri-gate FinFET based SRAM., , , , und . ISOCC, Seite 479-482. IEEE, (2012)