( en | de | ru )

 

Disambiguierung von "Lee, Jongeun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Automated Log-Scale Quantization for Low-Cost Deep Neural Networks.

, , , und . CVPR, Seite 742-751. Computer Vision Foundation / IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jongeun Kim

Xavier Lee Lee

Bongsoo Lee

The role of negative regulators in coordination of the Myxococcus xanthus developmental program. Uni Marburg, (2009)

Min-Hi Lee

Induction and regulation of antiviral defence mechanisms through intracytoplasmic sensors. HU Berlin, (2009)

Hyemin Lee

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient High-Level Synthesis for Nested Loops of Nonrectangular Iteration Spaces., , und . IEEE Trans. Very Large Scale Integr. Syst., 24 (8): 2799-2802 (2016)Improving performance of loops on DIAM-based VLIW architectures., , , und . LCTES, Seite 135-144. ACM, (2014)Evaluator-executor transformation for efficient pipelining of loops with conditionals., , und . ACM Trans. Archit. Code Optim., 10 (4): 62:1-62:23 (2013)Improving performance of nested loops on reconfigurable array processors., , , und . ACM Trans. Archit. Code Optim., 8 (4): 32:1-32:23 (2012)A Compiler-Microarchitecture Hybrid Approach to Soft Error Reduction for Register Files., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 29 (7): 1018-1027 (2010)Training-Free Stuck-At Fault Mitigation for ReRAM-Based Deep Learning Accelerators., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 42 (7): 2174-2186 (Juli 2023)Memory access optimization in compilation for coarse-grained reconfigurable architectures., , , und . ACM Trans. Design Autom. Electr. Syst., 16 (4): 42:1-42:27 (2011)Double MAC on a DSP: Boosting the Performance of Convolutional Neural Networks on FPGAs., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 38 (5): 888-897 (2019)Efficient Execution of Stream Graphs on Coarse-Grained Reconfigurable Architectures., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 36 (12): 1978-1988 (2017)Compiler-managed register file protection for energy-efficient soft error reduction., und . ASP-DAC, Seite 618-623. IEEE, (2009)