( en | de | ru )

 

Disambiguierung von "Chen, Junchao"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
FPGA Implementation of a Fault-Tolerant Fused and Branched CNN Accelerator With Reconfigurable Capabilities.

, , , , , und . IEEE Access, (2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chen Chen

Chen Chen

Shih Chen Chen

Yi-Chen Chen

Chen-Loung Chen

 

Weitere Publikationen von Autoren mit dem selben Namen

Ultra-Low Power Read-Decoupled SRAMs with Ultra-Low Write-Bitline Voltage Swing., , und . Circuits Syst. Signal Process., 33 (10): 3317-3329 (2014)Double cell upsets mitigation through triple modular redundancy., , , , , und . Microelectron. J., (2020)A learning scheme by sparse grids and Picard approximations for semilinear parabolic PDEs., , , und . CoRR, (2021)A Methodology for Identifying Critical Sequential Circuits with Graph Convolutional Networks., , , und . ISVLSI, Seite 20-25. IEEE, (2022)Machine Learning Approach for Accelerating Simulation-based Fault Injection., , , , , und . NorCAS, Seite 1-6. IEEE, (2021)Adaptive Lock-Step System for Resilient Multiprocessing Architectures., , , , und . NorCAS, Seite 1-6. IEEE, (2023)Hardware Accelerator Design with Supervised Machine Learning for Solar Particle Event Prediction., , , , und . DFT, Seite 1-6. IEEE, (2020)Design of SRAM-Based Low-Cost SEU Monitor for Self-Adaptive Multiprocessing Systems., , , , , und . DSD, Seite 514-521. IEEE, (2019)A low-power dual-rail inputs write method for bit-interleaved memory cells., , , und . ISCAS, Seite 325-328. IEEE, (2011)Lump and line soliton pairs to a (2+1)-dimensional integrable Kadomtsev-Petviashvili equation., , und . Comput. Math. Appl., 76 (5): 1130-1138 (2018)