( en | de | ru )

 

Disambiguierung von "Saluja, Kewal K."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Sequential test generators: past, present and future.

, und . Integr., 26 (1-2): 41-54 (1998)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Heinz Kewald

Kewal Krishen Mehta

Aman K K Bhasin

K Schweizerhof

K Schaber

 

Weitere Publikationen von Autoren mit dem selben Namen

Testing Computer Hardware through Data Compression in Space and Time., und . ITC, Seite 83-88. IEEE Computer Society, (1983)Hypergraph Coloring and Reconfigured RAM Testing., und . IEEE Trans. Computers, 43 (6): 725-736 (1994)Modeling Detection Latency with Collaborative Mobile Sensing Architecture., , und . IEEE Trans. Computers, 58 (5): 692-705 (2009)A Data Compression Technique for Built-In Self-Test., , und . IEEE Trans. Computers, 37 (9): 1151-1156 (1988)Correction: IEEE Transactions on Computers 38(2): 320 (1989).Instruction-based delay fault self-testing of pipelined processor cores., , , und . ISCAS (6), Seite 5686-5689. IEEE, (2005)Analytic modeling of detection latency in mobile sensor networks., , und . IPSN, Seite 194-201. ACM, (2006)Modified T-Flip-Flop based scan cell for RAS., , , , und . European Test Symposium, Seite 113-118. IEEE Computer Society, (2010)Analysis and test procedures for NOR flash memory defects., und . Microelectron. Reliab., 48 (5): 698-709 (2008)Efficient Test Set Modification for Capture Power Reduction., , , , , , und . J. Low Power Electron., 1 (3): 319-330 (2005)Delay Fault Testing of Processor Cores in Functional Mode., , , und . IEICE Trans. Inf. Syst., 88-D (3): 610-618 (2005)