( en | de | ru )

 

Disambiguierung von "Matsumoto, Kazuya"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Multi-level Optimization of Matrix Multiplication for GPU-equipped Systems.

, , , , und . ICCS, Volume 4 von Procedia Computer Science, Seite 342-351. Elsevier, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kazuya Yamashita

Dairi Matsumoto

Koichi Matsumoto

Teijiro Matsumoto

Tokumyo Matsumoto

 

Weitere Publikationen von Autoren mit dem selben Namen

Blocked All-Pairs Shortest Paths Algorithm for Hybrid CPU-GPU System., , und . HPCC, Seite 145-152. IEEE, (2011)Implementing a Code Generator for Fast Matrix Multiplication in OpenCL on the GPU., , und . MCSoC, Seite 198-204. IEEE Computer Society, (2012)Improving Strong-Scaling on GPU Cluster Based on Tightly Coupled Accelerators Architecture., , , , , , und . CLUSTER, Seite 88-91. IEEE Computer Society, (2015)Implementation and performance evaluation of a communication-avoiding GMRES method for stencil-based code on GPU cluster., , , , und . J. Supercomput., 75 (12): 8115-8146 (2019)A Solution of the All-Pairs Shortest Paths Problem on the Cell Broadband Engine Processor., und . IEICE Trans. Inf. Syst., 92-D (6): 1225-1231 (2009)Incremental Principal Component Analysis Based on Adaptive Accumulation Ratio., , , und . ICONIP (1), Volume 5506 von Lecture Notes in Computer Science, Seite 1196-1203. Springer, (2008)High Performance Software Systolic Array Computing of Multi-channel Convolution on a GPU., , und . ICCSA (1), Volume 13375 von Lecture Notes in Computer Science, Seite 298-309. Springer, (2022)Matrix Multiply-Add in Min-plus Algebra on a Short-Vector SIMD Processor of Cell/B.E.., und . ICNC, Seite 272-274. IEEE Computer Society, (2010)Blocked United Algorithm for the All-Pairs Shortest Paths Problem on Hybrid CPU-GPU Systems., , und . IEICE Trans. Inf. Syst., 95-D (12): 2759-2768 (2012)Implementation and Evaluation of NAS Parallel CG Benchmark on GPU Cluster with Proprietary Interconnect TCA., , , und . VECPAR, Volume 10150 von Lecture Notes in Computer Science, Seite 135-145. Springer, (2016)