( en | de | ru )

 

Disambiguierung von "Reddy, Sudhakar M."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Experimental Results of Forward-Looking Reverse Order Fault Simulation on Industrial Circuits with Scan.

, , und . Asian Test Symposium, Seite 467. IEEE Computer Society, (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sudhakar Peddireddi

Padhmanand Sudhakar

Edamakanti Chandrakanth Reddy

Malgi Prasad Reddy

Martin Reddy

 

Weitere Publikationen von Autoren mit dem selben Namen

On Methods to Improve Location Based Logic Diagnosis., , , und . VLSI Design, Seite 181-187. IEEE Computer Society, (2006)On Interconnecting Circuits with Multiple Scan Chains for Improved Test Data Compression., und . VLSI Design, Seite 741-744. IEEE Computer Society, (2004)Tuple Detection for Path Delay Faults: A Method for Improving Test Set Quality., und . VLSI Design, Seite 41-46. IEEE Computer Society, (2005)TEMPLATES: A Test Generation Procedure for Synchronous Sequential Circuits., und . Asian Test Symposium, Seite 74-. IEEE Computer Society, (1997)Static Test Compaction for Scan-Based Designs to Reduce Test Application Time., und . Asian Test Symposium, Seite 198-203. IEEE Computer Society, (1998)A method to enhance the fault coverage obtained by output response comparison of identical circuits., und . ITC, Seite 196-203. IEEE Computer Society, (2001)On RTL scan design., , , , , , und . ITC, Seite 728-737. IEEE Computer Society, (2001)Optimal Core Wrapper Width Selection and SOC Test Scheduling Based on 3-D Bin Packing Algorithm., , , , , , , und . ITC, Seite 74-82. IEEE Computer Society, (2002)Statistical Diagnosis for Intermittent Scan Chain Hold-Time Fault., , , , und . ITC, Seite 319-328. IEEE Computer Society, (2003)Minimal Delay Test Sets for Unate Gate Networks., , und . Asian Test Symposium, Seite 155-. IEEE Computer Society, (1996)