Autor der Publikation

Digital Circuit Verification Using Partially-Ordered State Models.

, und . ISMVL, Seite 2-7. IEEE Computer Society, (1994)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Bit-Level Analysis of an SRT Divider Circuit.. DAC, Seite 661-665. ACM Press, (1996)Automatic Clock Abstraction from Sequential Circuits., , und . DAC, Seite 707-711. ACM Press, (1995)TLSim and EVC: a term-level symbolic simulator and an efficient decision procedure for the logic of equality with uninterpreted functions and memories., und . Int. J. Embed. Syst., 1 (1/2): 134-149 (2005)Revisiting Positive Equality., , , und . TACAS, Volume 2988 von Lecture Notes in Computer Science, Seite 1-15. Springer, (2004)Unbounded, Fully Symbolic Model Checking of Timed Automata using Boolean Methods., und . CAV, Volume 2725 von Lecture Notes in Computer Science, Seite 154-166. Springer, (2003)A Performance Study of BDD-Based Model Checking., , , , , , , und . FMCAD, Volume 1522 von Lecture Notes in Computer Science, Seite 255-289. Springer, (1998)An efficient graph representation for arithmetic circuitverification., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 20 (12): 1443-1454 (2001)Modeling and Verification of Out-of-Order Microprocessors in UCLID., , und . FMCAD, Volume 2517 von Lecture Notes in Computer Science, Seite 142-159. Springer, (2002)On the Complexity of VLSI Implementations and Graph Representations of Boolean Functions with Application to Integer Multiplication.. IEEE Trans. Computers, 40 (2): 205-213 (1991)Silicon Compilers: How Well Have They Done, and Where Are They Headed?. IFIP Congress, Seite 379. North-Holland/IFIP, (1989)