( en | de | ru )

 

Disambiguierung von "Catthoor, Francky"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Parallelization exploration of wireless applications using MPA.

, , , , , , , und . PARCO, Volume 19 von Advances in Parallel Computing, Seite 712-719. IOS Press, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Catthoor, Francky
Eine Person hinzufügen mit dem Namen Catthoor, Francky
 

Weitere Publikationen von Autoren mit dem selben Namen

Software-Controlled Scratchpad Mapping Strategies for Wavelet-Based Applications., , , , , , , und . SiPS, Seite 362-367. IEEE, (2006)Integration of medium-throughput signal processing algorithms on flexible instruction-set architectures., , , , , , , , , und . VLSI Signal Processing, 9 (1-2): 49-65 (1995)System-Level Data-Flow Transformation Exploration and Power-Area Trade-offs Demonstrated on Video Codecs., , , und . VLSI Signal Processing, 18 (1): 39-50 (1998)Nonlinear transformations for high level regular array ASIC synthesis., , und . VLSI Signal Processing, 4 (4): 259-268 (1992)Distributed Loop Controller for Multithreading in Unithreaded ILP Architectures., , , , und . IEEE Trans. Computers, 58 (3): 311-321 (2009)Understanding timing impact of BTI/RTN with massively threaded atomistic transient simulations., , , , und . ICICDT, Seite 1-4. IEEE, (2014)Accuracy of Quasi-Monte Carlo technique in failure probability estimations., , , , und . ICICDT, Seite 1-4. IEEE, (2016)Global Multimedia System Design Exploration Using Accurate Memory Organization Feedback., , , , und . DAC, Seite 327-332. ACM Press, (1999)Mapping Spiking Neural Networks to Neuromorphic Hardware., , , , , , , , , und . CoRR, (2019)A tool flow for predicting system level timing failures due to interconnect reliability degradation., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 291-296. ACM, (2008)