( en | de | ru )

 

Disambiguierung von "Roy, Kaushik"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Ultra low voltage CMOS.

. ISLPED, Seite 425-426. ACM, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kaushik Bhaganagarapu

Kaushik Biswas

Kaushik Ravichandran

Kaushik Mitra

Rahul Kaushik

 

Weitere Publikationen von Autoren mit dem selben Namen

Relevant-features based Auxiliary Cells for Energy Efficient Detection of Natural Errors., , und . CoRR, (2020)A novel approach to high-level switching activity modeling with applications to low-power DSP system synthesis., , , und . IEEE Trans. Signal Process., 49 (12): 3157-3167 (2001)Complexity reduction of digital filters using shift inclusive differential coefficients., , und . IEEE Trans. Signal Process., 52 (6): 1760-1772 (2004)Explicitly Trained Spiking Sparsity in Spiking Neural Networks with Backpropagation., , , und . CoRR, (2020)LVDCSL: a high fan-in, high-performance, low-voltage differential current switch logic family., und . IEEE Trans. Very Large Scale Integr. Syst., 6 (4): 573-577 (1998)Multiple-parameter CMOS IC testing with increased sensitivity for IDDQ., , , und . IEEE Trans. Very Large Scale Integr. Syst., 11 (5): 863-870 (2003)Ultralow-Voltage Process-Variation-Tolerant Schmitt-Trigger-Based SRAM Design., und . IEEE Trans. Very Large Scale Integr. Syst., 20 (2): 319-332 (2012)A forward body-biased low-leakage SRAM cache: device, circuit and architecture considerations., , , und . IEEE Trans. Very Large Scale Integr. Syst., 13 (3): 349-357 (2005)Accurate power estimation of CMOS sequential circuits., und . IEEE Trans. Very Large Scale Integr. Syst., 4 (3): 369-380 (1996)A Read-Disturb-Free, Differential Sensing 1R/1W Port, 8T Bitcell Array., , , und . IEEE Trans. Very Large Scale Integr. Syst., 19 (9): 1727-1730 (2011)