( en | de | ru )

 

Disambiguierung von "Pan, David Z."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Impact of Mechanical Stress on the Full Chip Timing for Through-Silicon-Via-based 3-D ICs.

, , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 32 (6): 905-917 (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

David Tse-chien Pan

Z Taufig

Xiaoqing Pan

Petra Pan

Pan Li

 

Weitere Publikationen von Autoren mit dem selben Namen

Skew Bounded Buffer Tree Resynthesis For Clock Power Optimization., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 87-90. ACM, (2015)A high-performance triple patterning layout decomposer with balanced density., , , , , und . ICCAD, Seite 163-169. IEEE, (2013)Global Routing., und . Encyclopedia of Algorithms, (2016)Machine learning for IC design and technology co-optimization in extreme scaling.. VLSI-DAT, Seite 1. IEEE, (2018)A High-Performance Triple Patterning Layout Decomposer with Balanced Density., , , , , und . CoRR, (2014)Editorial: ACM Transactions on Design Automation of Electronics Systems and Beyond., , und . ACM Trans. Design Autom. Electr. Syst., 20 (1): 1:1-1:2 (2014)BoxRouter 2.0: A hybrid and robust global router with layer assignment for routability., , , und . ACM Trans. Design Autom. Electr. Syst., 14 (2): 32:1-32:21 (2009)AENEID: a generic lithography-friendly detailed router based on post-RET data learning and hotspot detection., , , und . DAC, Seite 795-800. ACM, (2011)High-level synthesis of error detecting cores through low-cost modulo-3 shadow datapaths., , , und . DAC, Seite 161:1-161:6. ACM, (2015)ELIAD: efficient lithography aware detailed router with compact post-OPC printability prediction., , , und . DAC, Seite 504-509. ACM, (2008)