( en | de | ru )

 

Disambiguierung von "Clark, Lawrence T."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A low-power 2.5-GHz 90-nm level 1 cache and memory management unit.

, , , , , und . IEEE J. Solid State Circuits, 40 (5): 1190-1199 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Clark Gorsler

Susanne Clark

Clark Nauschütz

Tim Clark

Lawrence Oshinowo

 

Weitere Publikationen von Autoren mit dem selben Namen

Low-power high-performance nand match line content addressable memories., und . IEEE Trans. Very Large Scale Integr. Syst., 14 (8): 895-905 (2006)SRAM-Based Unique Chip Identifier Techniques., und . IEEE Trans. Very Large Scale Integr. Syst., 24 (4): 1213-1222 (2016)A Specialized Static Content Addressable Memory for Longest Prefix Matching in Internet Protocol Routing., und . J. Low Power Electron., 7 (3): 350-363 (2011)Mapping statistical process variations toward circuit performance variability: an analytical modeling approach., und . DAC, Seite 658-663. ACM, (2005)Low power fast and dense longest prefix match content addressable memory for IP routers., und . ISLPED, Seite 389-394. ACM, (2009)Managing standby and active mode leakage power in deep sub-micron design., , und . ISLPED, Seite 274-279. ACM, (2004)Standby power management for a 0.18µm microprocessor., , , und . ISLPED, Seite 7-12. ACM, (2002)Low-Power Dynamic Memory Word Line Decoding for Static Random Access Memories., , , und . IEEE J. Solid State Circuits, 43 (11): 2524-2532 (2008)Low-Power Race-Free Programmable Logic Arrays., und . IEEE J. Solid State Circuits, 44 (3): 935-946 (2009)Simple and accurate single event charge collection macro modeling for circuit simulation., und . ISCAS, Seite 1858-1861. IEEE, (2015)