( en | de | ru )

 

Disambiguierung von "Chang, Yao-Wen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Obstacle-Avoiding Multiple Redistribution Layer Routing with Irregular Structures.

, und . ICCAD, Seite 65:1-65:6. ACM, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chang Yao

Hyi-yao Chang

Tsen-Yao Chang

Chi-Yao Chang

Kuo-Wen Chang

 

Weitere Publikationen von Autoren mit dem selben Namen

Unified Redistribution Layer Routing for 2.5D IC Packages., , und . ASP-DAC, Seite 331-337. IEEE, (2020)NTUplace4h: A Novel Routability-Driven Placement Algorithm for Hierarchical Mixed-Size Circuit Designs., , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 33 (12): 1914-1927 (2014)Voltage-Island Partitioning and Floorplanning Under Timing Constraints., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 28 (5): 690-702 (2009)Generic ILP-based approaches for time-multiplexed FPGA partitioning., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 20 (10): 1266-1274 (2001)Cut Redistribution With Directed-Self-Assembly Templates for Advanced 1-D Gridded Layouts., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 36 (12): 2066-2079 (2017)A Novel Wire-Density-Driven Full-Chip Routing System for CMP Variation Control., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 28 (2): 193-206 (2009)Effective Wire Models for X-Architecture Placement., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (4): 654-658 (2008)Cross-Contamination Aware Design Methodology for Pin-Constrained Digital Microfluidic Biochips., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 30 (6): 817-828 (2011)Simultaneous Layout Migration and Decomposition for Double Patterning Technology., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 30 (2): 284-294 (2011)Timing ECO Optimization Via Bézier Curve Smoothing and Fixability Identification., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 31 (12): 1857-1866 (2012)