( en | de | ru )

 

Disambiguierung von "Nakamura, Tadao"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Cool Chips III.

. IEEE Micro, 20 (6): 83-84 (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shin'ichiro Nakamura

Makoto Nakamura

Akira Nakamura

Hideki Nakamura

Hatsuo Nakamura

 

Weitere Publikationen von Autoren mit dem selben Namen

Toward Architecting and Designing Novel Computers.. Asia-Pacific Computer Systems Architecture Conference, Volume 2823 von Lecture Notes in Computer Science, Seite 8-13. Springer, (2003)Automated Design of Wave Pipelined Multiport Register Files., , , , und . ASP-DAC, Seite 197-202. IEEE, (1998)Power Estimation of Partitioned Register Files in a Clustered Architecture with Performance Evaluation., , und . IEICE Trans. Inf. Syst., 90-D (3): 627-636 (2007)Guest Editors' Introduction: ICFPT 2007., und . ACM Trans. Reconfigurable Technol. Syst., 2 (2): 7:1-7:2 (2009)Cool Chips III.. IEEE Micro, 20 (6): 83-84 (2000)The Convergence of Asynchronous Iterations for the Fixed Point of a Splitting Operator., und . Parallel Algorithms Appl., 7 (3-4): 229-235 (1995)A Competitive Learning Algorithm with Controlling Maximum Distortion., , , und . J. Adv. Comput. Intell. Intell. Informatics, 9 (2): 166-174 (2005)Realization of computers using programmable logic units., , , , und . Syst. Comput. Jpn., 18 (8): 47-56 (1987)A scheduling method for instruction-level parallel processing of vectorand scalar instructions., , , , und . Syst. Comput. Jpn., 30 (13): 23-33 (1999)Performance evaluation of a computer using programmable logic units., , , , und . Syst. Comput. Jpn., 18 (8): 57-66 (1987)