( en | de | ru )

 

Disambiguierung von "Zeinolabedin, Seyed Mohammad Ali"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Live demonstration: A 128-channel spike sorting processor featuring 0.175 μW and 0.0033 mm2 per Channel in 65-nm CMOS.

, , , , und . APCCAS, Seite 734-735. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Seyed Mohammad Ali Emrani

Seyed Mohammad Seyed Makki

Mohammad Ali

Mohammad Ali

Seyed Mohammad Faradjli

 

Weitere Publikationen von Autoren mit dem selben Namen

A Power and Area Efficient Ultra-Low Voltage Laplacian Pyramid Processing Engine With Adaptive Data Compression., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 63-I (10): 1690-1700 (2016)Ultra-low Power and Area-efficient Hardware Accelerator for Adaptive Neural Signal Compression., , , und . BioCAS, Seite 1-4. IEEE, (2021)Structuring of Contourlet Transform for Pipeline-Based Implementation., , , und . Circuits Syst. Signal Process., 35 (3): 953-976 (2016)Real-time Hardware Implementation of ARM CoreSight Trace Decoder., , und . IEEE Des. Test, 38 (1): 69-77 (2021)Analyzing ARM CoreSight ETMv4.x Data Trace Stream with a Real-time Hardware Accelerator., , und . DATE, Seite 1606-1609. IEEE, (2021)An Ultra-Low Area Digital-Assisted Neuro Recording System in 22nm FDSOI Technology., , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (3): 739-743 (2022)An area- and power-efficient FIFO with error-reduced data compression for image/video processing., , , und . ISCAS, Seite 2277-2280. IEEE, (2014)An Area- and Energy-Efficient FIFO Design Using Error-Reduced Data Compression and Near-Threshold Operation for Image/Video Applications., , , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (11): 2408-2416 (2015)A 3.3V Saturation-Aware Neurostimulator with Reset Functionality in 22 nm FDSOI., , , , , , , und . NEWCAS, Seite 1-5. IEEE, (2023)Live demonstration: A 128-channel spike sorting processor featuring 0.175 μW and 0.0033 mm2 per Channel in 65-nm CMOS., , , , und . APCCAS, Seite 734-735. IEEE, (2016)