Autor der Publikation

A 1.5-1.9-GHz All-Digital Tri-Phasing Transmitter With an Integrated Multilevel Class-D Power Amplifier Achieving 100-MHz RF Bandwidth.

, , , , , , , , , und . IEEE J. Solid State Circuits, 54 (6): 1517-1527 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A charge limiting and redistribution method for delay line locking in multi-output clock generation., , und . ISCAS, Seite 1-4. IEEE, (2017)A 1.2 - 6.4 GHz clock generator with a low-power DCO and programmable multiplier in 40-nm CMOS., , , und . ISCAS, Seite 506-509. IEEE, (2014)Active polyphase filter analysis., , und . ISCAS, Seite 1125-1128. IEEE, (2010)A 1.2V 240MHz CMOS Continuous-Time Low-Pass Filter for a UWB Radio Receiver., , , , und . ISSCC, Seite 122-591. IEEE, (2007)A programmable DSP front-end for all-digital 4G transmitters., , , , , , , und . NEWCAS, Seite 1-4. IEEE, (2013)The synthesis of noise transfer functions for bandpass delta-sigma modulators with tunable center frequency., , und . ECCTD, Seite 1-4. IEEE, (2015)2.4-GHz receiver for sensor applications., , , , , , und . IEEE J. Solid State Circuits, 40 (7): 1426-1433 (2005)WCDMA multicarrier receiver for base-station applications., , , , , , , und . IEEE J. Solid State Circuits, 41 (7): 1542-1550 (2006)A Programmable 0.7-2.7 GHz Direct ΔΣ Receiver in 40 nm CMOS., , , , , , und . IEEE J. Solid State Circuits, 50 (3): 644-655 (2015)RX-Band Noise Reduction in All-Digital Transmitters With Configurable Spectral Shaping of Quantization and Mismatch Errors., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 61-I (11): 3256-3265 (2014)