Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

On Interconnecting Circuits with Multiple Scan Chains for Improved Test Data Compression., und . VLSI Design, Seite 741-744. IEEE Computer Society, (2004)Tuple Detection for Path Delay Faults: A Method for Improving Test Set Quality., und . VLSI Design, Seite 41-46. IEEE Computer Society, (2005)TEMPLATES: A Test Generation Procedure for Synchronous Sequential Circuits., und . Asian Test Symposium, Seite 74-. IEEE Computer Society, (1997)Static Test Compaction for Scan-Based Designs to Reduce Test Application Time., und . Asian Test Symposium, Seite 198-203. IEEE Computer Society, (1998)A method to enhance the fault coverage obtained by output response comparison of identical circuits., und . ITC, Seite 196-203. IEEE Computer Society, (2001)Static compaction for two-pattern test sets., und . Asian Test Symposium, Seite 222-228. IEEE Computer Society, (1995)Low-Complexity Fault Diagnosis Under the Multiple Observation Time Testing Approach., und . Asian Test Symposium, Seite 226-231. IEEE Computer Society, (1996)On Test Generation for Interconnected Finite-State Machines: The Input Sequence Propagation Problem., und . Asian Test Symposium, Seite 16-21. IEEE Computer Society, (1996)On the saturation of n-detection test sets with increased n., und . ITC, Seite 1-10. IEEE Computer Society, (2007)Aliasing computation using fault simulation with fault dropping., und . VTS, Seite 282-288. IEEE Computer Society, (1993)