( en | de | ru )

 

Disambiguierung von "Bailey, Stevo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Agile Approach to Building RISC-V Microprocessors.

, , , , , , , , , , , , , , , , , und . IEEE Micro, 36 (2): 8-20 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Christopher Bailey

Paul Bailey

Sam Bailey

Jörg Schmidt-Bailey

 

Weitere Publikationen von Autoren mit dem selben Namen

A Real-Time, Analog/Digital Co-Designed 1.89-GHz Bandwidth, 175-kHz Resolution Sparse Spectral Analysis RISC-V SoC in 16-nm FinFET., , , , , , , , , und . ESSCIRC, Seite 322-325. IEEE, (2018)A 0.37mm2 LTE/Wi-Fi compatible, memory-based, runtime-reconfigurable 2n3m5k FFT accelerator integrated with a RISC-V core in 16nm FinFET., , , , , , , , , und . A-SSCC, Seite 305-308. IEEE, (2017)A RISC-V Processor SoC With Integrated Power Management at Submicrosecond Timescales in 28 nm FD-SOI., , , , , , , , , und 4 andere Autor(en). IEEE J. Solid State Circuits, 52 (7): 1863-1875 (2017)A Generated 7GS/s 8b Time-Interleaved SAR ADC with 38.2dB SNDR at Nyquist in 16nm CMOS FinFET., , , , , , , , , und 1 andere Autor(en). CICC, Seite 1-4. IEEE, (2019)A 21pJ/frame/pixel Imager and 34pJ/frame/pixel Image Processor for a Low-Vision Augmented-Reality Smart Contact Lens., , , , , und . ISSCC, Seite 482-484. IEEE, (2021)A 28nm FDSOI 8192-point digital ASIC spectrometer from a Chisel generator., , , , , , , und . CICC, Seite 1-4. IEEE, (2018)A Generated Multirate Signal Analysis RISC-V SoC in 16nm FinFET., , , , , , , , , und 21 andere Autor(en). A-SSCC, Seite 285-288. IEEE, (2018)Sub-microsecond adaptive voltage scaling in a 28nm FD-SOI processor SoC., , , , , , , , , und 4 andere Autor(en). ESSCIRC, Seite 269-272. IEEE, (2016)A Dual-Core RISC-V Vector Processor With On-Chip Fine-Grain Power Management in 28-nm FD-SOI., , , , , , , , , und 1 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 28 (12): 2721-2725 (2020)A new taxonomy for reconfigurable prefix adders., und . ISCAS, Seite 1227-1230. IEEE, (2012)