( en | de | ru )

 

Disambiguierung von "Suh, G. Edward"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Analytical cache models with applications to cache partitioning.

, , und . ICS, Seite 1-12. ACM, (2001)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Mark Suh

Yongjoon Suh

Changho Suh

Sangwook Suh

Jiyoung Suh

 

Weitere Publikationen von Autoren mit dem selben Namen

Using Information Flow to Design an ISA that Controls Timing Channels., , und . CSF, Seite 272-287. IEEE, (2019)MgX: Near-Zero Overhead Memory Protection with an Application to Secure DNN Acceleration., , , und . CoRR, (2020)AEGIS: a single-chip secure processor.. Massachusetts Institute of Technology, Cambridge, MA, USA, (2005)ndltd.org (oai:dspace.mit.edu:1721.1/34469).Execution time prediction for energy-efficient hardware accelerators., , und . MICRO, Seite 457-469. ACM, (2015)On the performance of averaged optimal routing., , und . CISS, Seite 1-6. IEEE, (2012)Systematic Security Assessment at an Early Processor Design Stage., , , und . TRUST, Volume 6740 von Lecture Notes in Computer Science, Seite 154-171. Springer, (2011)High-performance parallel accelerator for flexible and efficient run-time monitoring., und . DSN, Seite 1-12. IEEE Computer Society, (2012)Flash Memory for Ubiquitous Hardware Security Functions: True Random Number Generation and Device Fingerprints., , , , , und . IEEE Symposium on Security and Privacy, Seite 33-47. IEEE Computer Society, (2012)Characterization of MPC-based Private Inference for Transformer-based Models., , , , , , und . ISPASS, Seite 187-197. IEEE, (2022)Efficient Privacy-Preserving Machine Learning with Lightweight Trusted Hardware., , , , und . Proc. Priv. Enhancing Technol., 2024 (4): 327-348 (2024)