( en | de | ru )

 

Disambiguierung von "Chen, Kevin J."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Enhancement-Mode AlGaN/GaN HEMTs with Low On-Resistance and Low Knee-Voltage.

, , , und . IEICE Trans. Electron., 89-C (7): 1025-1030 (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Alexander Ali Kevin

Chen Chen

Chen Chen

Kevin Niwek

Kevin Niwek

 

Weitere Publikationen von Autoren mit dem selben Namen

IG- and VGS-Dependent Dynamic RON Characterization of Commercial High-Voltage p-GaN Gate Power HEMTs., , , , , , und . IEEE Trans. Ind. Electron., 69 (8): 8387-8395 (2022)Enhancement-Mode AlGaN/GaN HEMTs with Low On-Resistance and Low Knee-Voltage., , , und . IEICE Trans. Electron., 89-C (7): 1025-1030 (2006)Characterization of Static and Dynamic Behavior of 1200 V Normally off GaN/SiC Cascode Devices., , , , , , und . IEEE Trans. Ind. Electron., 67 (12): 10284-10294 (2020)Characterizing power delivery systems with on/off-chip voltage regulators for many-core processors., , , , , und . DATE, Seite 1-4. European Design and Automation Association, (2014)Short-Circuit Failure Mechanisms of 650-V GaN/SiC Cascode Devices in Comparison With SiC MOSFETs., , , , und . IEEE Trans. Ind. Electron., 69 (7): 7340-7348 (2022)Monolithic Integration of Gate Driver and Protection Modules With P-GaN Gate Power HEMTs., , , , und . IEEE Trans. Ind. Electron., 69 (7): 6784-6793 (2022)High-performance Enhancement-mode GaN Power MIS-FET with Interface Protection Layer., und . DSP, Seite 1-5. IEEE, (2018)E-mode p-FET-bridge HEMT: Toward high VTH, low reverse-conduction loss and enhanced stability., , , , , , und . ASICON, Seite 1-4. IEEE, (2021)A Literal Gate Using Resonant-Tunneling Devices., , und . ISMVL, Seite 68-73. IEEE Computer Society, (1996)Logic synthesis and circuit modeling of a programmable logic gate based on controlled quenching of series-connected negative differential resistance devices., und . IEEE J. Solid State Circuits, 38 (2): 312-318 (2003)