( en | de | ru )

 

Disambiguierung von "Amano, Hideharu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Fine Grain Partial Reconfiguration for energy saving in Dynamically Reconfigurable Processors.

, , , und . FPL, Seite 530-533. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hideharu Umehara

Kyoko Amano

Yu Amano

Shun'ichi Amano

 

Weitere Publikationen von Autoren mit dem selben Namen

The realtime image processing demonstration with CMA-1: An ultra low-power reconfigurable accelerator., , und . FPT, Seite 1-4. IEEE, (2011)Overwrite Configuration Technique in Multicast Configuration Scheme for Dynamically Reconfigurable Processor Arrays., , , , , , und . FPT, Seite 273-276. IEEE, (2007)A low power reconfigurable accelerator using a back-gate bias control technique., , , und . FPT, Seite 390-393. IEEE, (2013)A speculative gather system for Cool Mega-Array., , , , , und . FPT, Seite 346-349. IEEE, (2013)Variable pipeline structure for Coarse Grained Reconfigurable Array CMA., , , und . FPT, Seite 217-220. IEEE, (2016)A prototype chip of multicontext FPGA with DRAM for virtual hardware., , und . ASP-DAC, Seite 17-18. ACM, (2001)An LSI implementation of the simple serial synchronized multistage interconnection network., , und . ASP-DAC, Seite 673-674. IEEE, (1997)A System Delay Monitor Exploiting Automatic Cell-Based Design Flow and Post-Silicon Calibration., , und . MCSoC, Seite 32-37. IEEE, (2019)Acceleration of ART Algorithm on an FPGA Board with Xilinx SDAccel., und . CANDAR Workshops, Seite 280-284. IEEE, (2019)Power reduction techniques for Dynamically Reconfigurable Processor Arrays., , , , , , , und . FPL, Seite 305-310. IEEE, (2008)