( en | de | ru )

 

Disambiguierung von "Wen, Charles H.-P."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Extracting a Simplified View of Design Functionality Based on Vector Simulation.

, , , , , und . Haifa Verification Conference, Volume 4383 von Lecture Notes in Computer Science, Seite 34-49. Springer, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Charles H Watkins

H -P Schütt

P H Schmitt

Ruediger P H Adolf

Johannes H P Schulz

 

Weitere Publikationen von Autoren mit dem selben Namen

Fall Detection by a SVM-Based Cloud System with Motion Sensors., , , , und . EMC/HumanCom, Volume 260 von Lecture Notes in Electrical Engineering, Seite 37-45. Springer, (2013)Flexible Parallelized Empirical Mode Decomposition in CUDA for Hilbert Huang Transform., , und . HPCC/CSS/ICESS, Seite 1125-1133. IEEE, (2014)Dynamic voltage assignment for thermal-constrained task scheduler on 3D multi-core processors., , und . VLSI-DAT, Seite 1-4. IEEE, (2015)D2ENDIST: Dynamic and disjoint ENDIST-based layer-2 routing algorithm for cloud datacenters., , und . GLOBECOM, Seite 1611-1616. IEEE, (2012)Unleashing Parallelism With Minimal Test Inflation in Multi-Threaded Test Pattern Generation., und . IEEE Access, (2018)A General and Automatic Cell Layout Generation Framework With Implicit Learning on Design Rules., , und . IEEE Trans. Very Large Scale Integr. Syst., 30 (9): 1341-1354 (2022)Layout-Based Soft Error Rate Estimation Framework Considering Multiple Transient Faults - From Device to Circuit Level., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 35 (4): 586-597 (2016)Mining Unreachable Cross-Timeframe State-Pairs for Bounded Sequential Equivalence Checking., und . MTV, Seite 33-38. IEEE Computer Society, (2008)Existence of Single-Event Double-Node Upsets (SEDU) in Radiation-Hardened Latches for Sub-65nm CMOS Technologies., , , und . ITC, Seite 128-136. IEEE, (2022)Simulation-based functional test generation for embedded processors., , und . HLDVT, Seite 3-10. IEEE Computer Society, (2005)