( en | de | ru )

 

Disambiguierung von "Khan, Samira"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Flexible-Latency DRAM: Understanding and Exploiting Latency Variation in Modern DRAM Chips.

, , , , , , , , , und . CoRR, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Samira Kortantamer

Samira Hezaveh

Samira Jaeger

Samira Schroeder

Samira Grami

 

Weitere Publikationen von Autoren mit dem selben Namen

Decoupling GPU Programming Models from Resource Management for Enhanced Programming Ease, Portability, and Performance., , , , , , , , und . CoRR, (2018)Adaptive-Latency DRAM: Reducing DRAM Latency by Exploiting Timing Margins., , , , , , und . CoRR, (2018)Simultaneous Multi-Layer Access: Improving 3D-Stacked Memory Bandwidth at Low Cost., , , , und . ACM Trans. Archit. Code Optim., 12 (4): 63:1-63:29 (2016)Efficient 2D Graph SLAM for Sparse Sensing., , , und . CoRR, (2023)Efficient 2D Graph SLAM for Sparse Sensing., , , und . IROS, Seite 6404-6411. IEEE, (2022)Design-Induced Latency Variation in Modern DRAM Chips: Characterization, Analysis, and Latency Reduction Mechanisms., , , , , , , und . SIGMETRICS (Abstracts), Seite 54. ACM, (2017)vPIM: Efficient Virtual Address Translation for Scalable Processing-in-Memory Architectures., , , , und . DAC, Seite 1-6. IEEE, (2023)Improving multi-core performance using mixed-cell cache architecture., , , , und . HPCA, Seite 119-130. IEEE Computer Society, (2013)ThyNVM: enabling software-transparent crash consistency in persistent memory systems., , , , , und . MICRO, Seite 672-685. ACM, (2015)Pavise: Integrating Fault Tolerance Support for Persistent Memory Applications., , , , und . PACT, Seite 109-123. ACM, (2022)