Autor der Publikation

Weighted-Tuple Synchronization for Parallel Architecture Simulators.

, , und . MASCOTS, Seite 275-284. IEEE Computer Society, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A hybrid encoding scheme for efficient single-cycle range matching in content addressable memory., , , und . ISCAS, IEEE, (2006)A Variable Length Coding Framework for Cost Function Reduction in Non-Volatile Memory Systems., , und . CoRR, (2017)EDA for extreme scale systems: design abstractions, metrics, and benchmarks.. ACM Great Lakes Symposium on VLSI, Seite 285-286. ACM, (2014)Efficient CAD development for emerging technologies using Objective-C and Cocoa., , und . ICECS, Seite 369-372. IEEE, (2004)High-Level Synthesis for Low Power Hardware Implementation of Unscheduled Data-Dominated Circuits., , , und . J. Low Power Electron., 1 (3): 259-272 (2005)A Low-Energy Reconfigurable Fabric for the SuperCISC Architecture., , , , , und . J. Low Power Electron., 2 (2): 148-164 (2006)A VLIW Processor With Hardware Functions: Increasing Performance While Reducing Power., , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 53-II (11): 1250-1254 (2006)Toward Comprehensive Shifting Fault Tolerance for Domain-Wall Memories With PIETT., , , , , und . IEEE Trans. Computers, 72 (4): 1095-1109 (April 2023)Ordering circuit establishment in multiplane NoCs., , und . ACM Trans. Design Autom. Electr. Syst., 18 (4): 49:1-49:33 (2013)A framework for the design, synthesis and cycle-accurate simulation of multiprocessor networks., , , , und . J. Parallel Distributed Comput., 65 (10): 1237-1252 (2005)