Autor der Publikation

Statistical estimation of delay-dependent switching activities in embedded CMOS combinational circuits.

, und . IEEE Trans. Very Large Scale Integr. Syst., 5 (3): 309-319 (1997)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

An equivalent-time and clocked approach for continuous-time quantization., , , , , , , und . ISCAS, Seite 2529-2532. IEEE, (2011)A BIST Design of Structured Arrays with Fault-Tolerant Layout., und . ITC, Seite 514-521. IEEE Computer Society, (1988)Hierarchical ATPG for Analog Circuits and Systems., , , , und . IEEE Des. Test Comput., 18 (1): 72-81 (2001)Test set selection for structural faults in analog IC's., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 18 (7): 1026-1039 (1999)Mismatch-Tolerant Circuit for On-Chip Measurements of Data Jitter., , , und . CICC, Seite 161-164. IEEE, (2007)Mixed-signal on-chip timing measurements.. Integr., 26 (1-2): 151-165 (1998)Extraction of instantaneous and RMS sinusoidal jitter using an analytic signal method., , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 50 (6): 288-298 (2003)Testing clock distribution circuits using an analytic signal method., , , , , und . ITC, Seite 323-331. IEEE Computer Society, (2001)Analog fault models: Back to the future?. ITC, Seite 1. IEEE Computer Society, (2014)Data jitter measurement using a delta-time-to-voltage converter method., , , und . ITC, Seite 1-7. IEEE Computer Society, (2007)