( en | de | ru )

 

Disambiguierung von "Wunderlich, Hans-Joachim"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Multi-Layer Diagnosis for Fault-Tolerant Networks-on-Chip.

, , , , , und . IEEE Trans. Computers, 66 (5): 848-861 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hans-Joachim Wunderlich

Hans-Joachim Wunderlich

Hans-Joachim Wunderlich

Joachim Wunderlich

Joachim Wunderlich

 

Weitere Publikationen von Autoren mit dem selben Namen

Robust Pattern Generation for Small Delay Faults Under Process Variations., , , , , , und . ITC, Seite 111-116. IEEE, (2023)Efficient Pattern Mapping for Deterministic Logic BIST., , , , , und . ITC, Seite 48-56. IEEE Computer Society, (2004)Adapting an SoC to ATE Concurrent Test Capabilities., , , und . ITC, Seite 1169-1175. IEEE Computer Society, (2002)Application of deterministic logic BIST on industrial circuits., , , und . ITC, Seite 105-114. IEEE Computer Society, (2000)Using mission logic for embedded testing., und . DATE, Seite 805. IEEE Computer Society, (2001)Optimized Selection of Frequencies for Faster-Than-at-Speed Test., , , , , und . ATS, Seite 109-114. IEEE Computer Society, (2015)Soft error correction in embedded storage elements., und . IOLTS, Seite 169-174. IEEE Computer Society, (2011)Generating pattern sequences for the pseudo-exhaustive test of MOS-circuits., und . FTCS, Seite 36-41. IEEE Computer Society, (1988)Transparent Word-Oriented Memory BIST Based on Symmetric March Algorithms., , , und . EDCC, Volume 1667 von Lecture Notes in Computer Science, Seite 339-350. Springer, (1999)ETS 2015 best paper., und . ETS, Seite 1. IEEE, (2016)