Autor der Publikation

A built-in calibration system with a reduced FFT engine for linearity optimization of low power LNA.

, , , , und . DFT, Seite 222-227. IEEE Computer Society, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 12-bit 32MS/s SAR ADC using built-in self calibration technique to minimize capacitor mismatch., und . DFT, Seite 276-280. IEEE Computer Society, (2014)A built-in calibration system to optimize third-order intermodulation performance of RF amplifiers., , , , , und . MWSCAS, Seite 599-602. IEEE, (2014)A novel self-calibration scheme for 12-bit 50MS/s SAR ADC., und . MWSCAS, Seite 5-8. IEEE, (2014)A low stand-by power start-up circuit for SMPS PWM controller., und . ACM Great Lakes Symposium on VLSI, Seite 251-254. ACM, (2012)A built-in calibration system with a reduced FFT engine for linearity optimization of low power LNA., , , , und . DFT, Seite 222-227. IEEE Computer Society, (2014)A novel sort error hardened 10T SRAM cells for low voltage operation., , und . MWSCAS, Seite 714-717. IEEE, (2012)Learning nanotechnology through crossbar-based architecture and Carbon Nanotube(CNT) FETs., , und . MSE, Seite 60-63. IEEE Computer Society, (2011)A design and integration of Parametric Measurement Unit on to a 600MHz DCL., , , und . ISOCC, Seite 435-438. IEEE, (2012)A design approach of a Parametric Measurement Unit on to a 600MHz DCL., , , und . ISOCC, Seite 446-449. IEEE, (2011)A 100MS/s 10-bit Split-SAR ADC with Capacitor Mismatch Compensation Using Built-In Calibration., , und . NATW, Seite 1-5. IEEE, (2016)