Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Design of Easily Testable Microprocessors : A Case Study., und . ITC, Seite 480-483. IEEE Computer Society, (1982)On the Design of Random Pattern Testable PLAs., und . ITC, Seite 688-695. IEEE Computer Society, (1986)At-speed scan test with low switching activity., , , und . VTS, Seite 177-182. IEEE Computer Society, (2010)On multiple bridging faults., und . VTS, Seite 221-226. IEEE Computer Society, (2010)On Maximizing the Fault Coverage for a Given Test Length Limit in a Synchronous Sequential Circuit., und . IEEE Trans. Computers, 53 (9): 1121-1133 (2004)Built-In Test Sequence Generation for Synchronous Sequential Circuits Based on Loading and Expansion of Input Sequences Using Single and Multiple Fault Detection Times., und . IEEE Trans. Computers, 51 (4): 409-419 (2002)Testable Realizations for FET Stuck-Open Faults CMOS Combinational Logic Circuits., und . IEEE Trans. Computers, 35 (8): 742-754 (1986)Easily Testable Cellular Realizations for the (Exactly P)-out-of n and (p or More)-out-of n Logic Functions., und . IEEE Trans. Computers, 23 (1): 98-100 (1974)A Multicode Single Transition-Time State Assignment for Asynchronous Sequential Machines., und . IEEE Trans. Computers, 27 (10): 927-934 (1978)Minimal area test points for deterministic patterns., , , , , und . ITC, Seite 1-7. IEEE, (2016)