( en | de | ru )

 

Disambiguierung von "Rashid, Muhammad"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
UMLPACE for Modeling and Verification of Complex Business Requirements in Event-Driven Process Chain (EPC).

, , , , , und . IEEE Access, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Muhammad Abid Rashid

Rashid Al-Rashid

Rashid Juma Rashid

Muhammad Muhammad

Rashid Hamed Rashid Badi

 

Weitere Publikationen von Autoren mit dem selben Namen

Expressing embedded systems verification aspects at higher abstraction level - SystemVerilog in Object Constraint Language (SVOCL)., , und . SysCon, Seite 1-7. IEEE, (2016)Toward the tools selection in model based system engineering for embedded systems - A systematic literature review., , und . J. Syst. Softw., (2015)An undergraduate course on model-based system engineering for embedded systems.. Comput. Appl. Eng. Educ., 28 (3): 645-657 (2020)Throughput/area optimised pipelined architecture for elliptic curve crypto processor., , , und . IET Comput. Digit. Tech., 13 (5): 361-368 (2019)C-NOT gate based on ultracold Rydberg atom interactions, , und . (2013)Parallel Greedy Adaptive Search Algorithm for Steiner Tree Problem.. PDPTA, Seite 1062-1075. CSREA Press, (2006)Single and multiple regions duplication detections in digital images with applications in image forensic., , , , , , , und . J. Intell. Fuzzy Syst., 40 (6): 10351-10371 (2021)Corrigendum: Throughput/area optimised pipelined architecture for elliptic curve crypto processor.. IET Comput. Digit. Tech., 15 (1): 77 (2021)A 4-Stage Pipelined Architecture for Point Multiplication of Binary Huff Curves., , , und . J. Circuits Syst. Comput., 29 (11): 2050179:1-2050179:28 (2020)An Application Specific Reconfigurable Architecture with Reduced Area and Static Memory Cells., , , und . J. Circuits Syst. Comput., 30 (4): 2150065:1-2150065:24 (2021)