Autor der Publikation

A 2.9-4.0-GHz Fractional-N Digital PLL With Bang-Bang Phase Detector and 560-fsrms Integrated Jitter at 4.5-mW Power.

, , , , , und . IEEE J. Solid State Circuits, 46 (12): 2745-2758 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 2.9-to-4.0GHz fractional-N digital PLL with bang-bang phase detector and 560fsrms integrated jitter at 4.5mW power., , , , , und . ISSCC, Seite 88-90. IEEE, (2011)Low-power CMOS IEEE 802.11a/g Signal Separator for Outphasing Transmitter., , , , und . CICC, Seite 133-136. IEEE, (2006)An efficient method to compute phase-noise in injection-locked frequency dividers., , , und . ISCAS, Seite 1753-1756. IEEE, (2013)Background adaptive linearization of high-speed digital-to-analog Converters., , , und . ISCAS, Seite 582-585. IEEE, (2013)A 2.9-4.0-GHz Fractional-N Digital PLL With Bang-Bang Phase Detector and 560-fsrms Integrated Jitter at 4.5-mW Power., , , , , und . IEEE J. Solid State Circuits, 46 (12): 2745-2758 (2011)A 20 Mb/s Phase Modulator Based on a 3.6 GHz Digital PLL With -36 dB EVM at 5 mW Power., , , und . IEEE J. Solid State Circuits, 47 (12): 2974-2988 (2012)5-GHz in-phase coupled oscillators with 39% tuning range., , , , und . CICC, Seite 269-272. IEEE, (2004)Phase noise in digital frequency dividers., , , , und . IEEE J. Solid State Circuits, 39 (5): 775-784 (2004)A Novel LO Phase-Shifting System Based on Digital Bang-Bang PLLs With Background Phase-Offset Correction for Integrated Phased Arrays., , , , , , , und . IEEE J. Solid State Circuits, 58 (9): 2466-2477 (September 2023)Analysis and design of a 1.8-GHz CMOS LC quadrature VCO., , , und . IEEE J. Solid State Circuits, 37 (12): 1737-1747 (2002)