Autor der Publikation

A Frontier Algorithm for Optimization of Multiple-Valued Logic Functions.

, und . ISMVL, Seite 245-249. IEEE Computer Society, (1998)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A New Improved Cost-Table-Based Technique for Synthesis of 4-Valued Unary Functions Implemented Using Current-Mode CMOS Circuits., und . ISMVL, Seite 15-20. IEEE Computer Society, (2001)A High-Performance Hardware-Efficient Memory Allocation Technique and Design., , und . ICCD, Seite 274-276. IEEE Computer Society, (1999)Reducing the Cost of Test Pattern Generation by Information Reusing., , und . ICCD, Seite 310-313. IEEE Computer Society, (1993)Step-Wise Synthesis of CCD MVL Functions., , und . ISMVL, Seite 300-307. IEEE Computer Society, (1990)A Comparative Study of Programmable Realization Techniques of Multi-Valued Multi-Threshold Functions., , , und . ISMVL, Seite 372-381. IEEE Computer Society, (1991)Current-Mode CMOS Multiple-Valued Logic Function Realization Using a Direct Cover Algorithm., , und . ISMVL, Seite 216-221. IEEE Computer Society, (1995)Decomposition-Based Synthesis of Multiple-Valued Functions for Threshold Logic Network Realization., und . ISMVL, Seite 58-64. IEEE Computer Society, (1994)Digital circuit design through simulated evolution (SimE)., , , und . IEEE Congress on Evolutionary Computation, Seite 375-381. IEEE, (2003)Enumerative Techniques in Topological Optimization of Computer Networks Subject to Fault Tolerance and Reliability., und . IASTED PDCS, Seite 123-128. IASTED/ACTA Press, (2002)A Heuristic-Based Wormhole Routing Algorithm for Hypercube Multicomputer Networks., , und . Clust. Comput., 4 (3): 253-262 (2001)