Autor der Publikation

RRA-based multi-objective optimization to mitigate the worst cases of placement.

, , und . ASICON, Seite 329-332. IEEE, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Numerical Experimentation on Structure Simplification in Bayesian Network., , , , und . SMC, Seite 4698-4703. IEEE, (2009)A practical clock tree synthesis for semi-synchronous circuits., , , und . ISPD, Seite 159-164. ACM, (2000)A fast clock scheduling for peak power reduction in LSI., , und . ACM Great Lakes Symposium on VLSI, Seite 582-587. ACM, (2007)Self-Aligned Double and Quadruple Patterning-aware grid routing with hotspots control., , , , , , , und . ASP-DAC, Seite 267-272. IEEE, (2013)Fast mask assignment using positive semidefinite relaxation in LELECUT triple patterning lithography., , , , , , und . ASP-DAC, Seite 665-670. IEEE, (2015)2-SAT based linear time optimum two-domain clock skew scheduling., und . ASP-DAC, Seite 173-178. IEEE, (2014)Pattern Similarity Metrics for Layout Pattern Classification and Their Validity Analysis by Lithographic Responses., , , , und . ISVLSI, Seite 494-497. IEEE Computer Society, (2018)RRA-based multi-objective optimization to mitigate the worst cases of placement., , und . ASICON, Seite 329-332. IEEE, (2011)Effective two-dimensional pattern generation for self-aligned double patterning., , und . ISCAS, Seite 2141-2144. IEEE, (2015)A Fast Register Relocation Method for Circuit Size Reduction in Generalized-Synchronous Framework., und . ISCAS, Seite 1795-1798. IEEE, (2007)