( en | de | ru )

 

Disambiguierung von "Ramanarayanan, Rajaraman"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
18Gbps, 50mW reconfigurable multi-mode SHA Hashing accelerator in 45nm CMOS.

, , , , , , , , , und . ESSCIRC, Seite 210-213. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Srinivasan Rajaraman

Gnana Oli Rajaraman

 

Weitere Publikationen von Autoren mit dem selben Namen

Locality-Aware Distributed Loop Scheduling for Chip Multiprocessors., , , , , , und . VLSI Design, Seite 251-258. IEEE Computer Society, (2007)A 2.1GHz 6.5mW 64-bit Unified PopCount/BitScan Datapath Unit for 65nm High-Performance Microprocessor Execution Cores., , , , und . VLSI Design, Seite 273-278. IEEE Computer Society, (2008)A 280mV-to-1.2V wide-operating-range IA-32 processor in 32nm CMOS., , , , , , , , , und 11 andere Autor(en). ISSCC, Seite 66-68. IEEE, (2012)A Process Scheduler-Based Approach to NoC Power Management., , , , , , und . VLSI Design, Seite 77-82. IEEE Computer Society, (2007)18Gbps, 50mW reconfigurable multi-mode SHA Hashing accelerator in 45nm CMOS., , , , , , , , , und . ESSCIRC, Seite 210-213. IEEE, (2010)Effect of Power Optimizations on Soft Error Rate., , , , und . VLSI-SoC (Selected Papers), Volume 200 von IFIP, Seite 1-20. Springer, (2003)Split-Path Fused Floating Point Multiply Accumulate (FPMAC)., , , , , , , und . IEEE Symposium on Computer Arithmetic, Seite 17-24. IEEE Computer Society, (2013)A 320mV-to-1.2V on-die fine-grained reconfigurable fabric for DSP/media accelerators in 32nm CMOS., , , , , , , , , und . ISSCC, Seite 328-329. IEEE, (2010)The Effect of Threshold Voltages on the Soft Error Rate., , , , und . ISQED, Seite 503-508. IEEE Computer Society, (2004)Modeling Soft Errors at the Device and Logic Levels for Combinational Circuits., , , , , , , und . IEEE Trans. Dependable Secur. Comput., 6 (3): 202-216 (2009)