( en | de | ru )

 

Disambiguierung von "Dasgupta, Parthasarathi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A New Look Ahead Technique for Customized Testing in Digital Microfluidic Biochips.

, , , und . Asian Test Symposium, Seite 25-30. IEEE Computer Society, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Parthasarathi Sengupta

Shivaji Dasgupta

Shyamal Dasgupta

Subho Dasgupta

Subhoranjan Dasgupta

 

Weitere Publikationen von Autoren mit dem selben Namen

Double Patterning Lithography (DPL)-compliant layout construction (DCLC) with area-stitch usage tradeoff., , , und . VDAT, Seite 1-6. IEEE, (2016)Monotone bipartitioning problem in a planar point set with applications to VLSI., , , und . ACM Trans. Design Autom. Electr. Syst., 7 (2): 231-248 (2002)Digital microfluidic system: A new design for heterogeneous sample based integration of multiple DMFBs., , , und . ISCAS, Seite 1905-1909. IEEE, (2013)A new customized testing technique using a novel design of droplet motion detector for digital microfluidic Biochip systems., , , und . ICACCI, Seite 897-902. IEEE, (2013)A rule-based approach for minimizing power dissipation of digital circuits., , , , und . DDECS, Seite 237-242. IEEE, (2016)Minimum-Congestion Placement for Y-interconnects: Some studies and observations., , , und . ISVLSI, Seite 73-80. IEEE Computer Society, (2007)A Group-Preferential Parallel-Routing Algorithm for Cross-Referencing Digital Microfluidic Biochips., , , und . ISVLSI, Seite 317-318. IEEE Computer Society, (2011)Revisiting VLSI Interconnects in Deep Sub-Micron: Some Open Questions.. VLSI Design, Seite 615-620. IEEE Computer Society, (2005)Slicibility of rectangular graphs and floorplan optimization., und . ISPD, Seite 150-155. ACM, (1997)Obstacle Aware Routing in 3D Integrated Circuits., , , , und . ADCONS, Volume 7135 von Lecture Notes in Computer Science, Seite 451-460. Springer, (2011)