( en | de | ru )

 

Disambiguierung von "Kajihara, Seiji"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
On invariant implication relations for removing partial circuits.

, , und . Syst. Comput. Jpn., 28 (7): 39-47 (1997)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Seiji Miyashiro

Seiji Osawa

 

Weitere Publikationen von Autoren mit dem selben Namen

Partial scan design and test sequence generation based on reduced scan shift method., , und . J. Electron. Test., 7 (1-2): 115-124 (1995)Path delay test compaction with process variation tolerance., , , , , und . DAC, Seite 845-850. ACM, (2005)LCTI-SS: Low-Clock-Tree-Impact Scan Segmentation for Avoiding Shift Timing Failures in Scan Testing., , , , , und . IEEE Des. Test, 30 (4): 60-70 (2013)A Statistical Quality Model for Delay Testing., , , , und . IEICE Trans. Electron., 89-C (3): 349-355 (2006)Don't Care Identification and Statistical Encoding for Test Data Compression., , , , und . IEICE Trans. Inf. Syst., 87-D (3): 544-550 (2004)On Design for IDDQ-Based Diagnosability of CMOS Circuits Using Multiple Power Supplies., , , , und . IEICE Trans. Inf. Syst., 88-D (4): 703-710 (2005)Special Section on Test and Verification of VLSIs., und . IEICE Trans. Inf. Syst., 91-D (3): 640-641 (2008)Acceleration Techniques of Multiple Fault Test Generation Using Vector Pair Analysis., , , und . IEICE Trans. Inf. Syst., 78-D (7): 811-816 (1995)A novel capture-safety checking method for multi-clock designs and accuracy evaluation with delay capture circuits., , , , , , , und . VTS, Seite 197-202. IEEE Computer Society, (2012)Evaluation of Delay Testing Based on Path Selection., , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 86-A (12): 3208-3210 (2003)